随着大数据和云计算技术的不断演化和升级,数据安全风险日益凸显,信息安全保护刻不容缓。随机数在信息安全中起着至关重要的角色,可用于生成密码原语与协议的初始化向量、加密算法的密钥、伪随机数发生器的种子、挑战/应答方式的挑战值、Nonce值和安全协议中的系统参数等。真随机数发生器是一种能够产生具有独立性和无偏性二进制序列（即真随机数）的物理设备。随着可重构计算领域的研究日益增加,这使得具有极高灵活性的现场可编程逻辑门阵列（FPGA）成为加密实现的首选平台。论文重点围绕着基于环形振荡器的真随机数发生器研究及FPGA实现展开,主要研究内容如下:（1）分析了环形振荡器中的时钟抖动及其采样原理,研究了反相器延迟对环形振荡器周期的影响,总结出在时钟抖动中非确定性的局部高斯抖动是基于环形振荡器的真随机数发生器的随机性来源。（2）针对真随机数发生器的熵源,设计了一种基于环形振荡器的熵源结构及预处理方案。该方案的熵源结构包括四个不同长度互为素数的反相器链级联构成环形振荡器,随机性源来自FPGA内部环形振荡器积累的时钟抖动,经异或运算预处理后采用D型触发器进行熵提取采样输出原始随机序列。通过分析真随机数发生器产生随机序列的ent-熵值,采用该熵源结构明显优于相同长度的反相器链。同时证明了异或运算能够降低随机序列的自相关系数,改善了序列的随机性。（3）设计了一种适合熵源结构的后处理方法。为进一步降低和消除原始随机序列中的偏置和相关性,对传统的冯诺依曼校验器进行改进,原始随机序列经冯诺依曼校验器、十三级异或链、m序列发生器和其它次要模块进行后处理实现真随机数序列输出,保证真随机数序列经后处理前后数据压缩比不发生改变。比较分析后发现,经过后处理模块改善后的随机数序列在性能上明显优于原始随机序列。（4）在FPGA开发板上实现了提出的真随机数发生器,验证了论文设计方案的可行性。使用Verilog HDL语言在FPGA开发板上将真随机数发生器的各个模块进行功能描述并实现,产生的真随机数序列具备优良的统计特性,能够通过NIST SP800-22标准统计包的所有测试项目,符合加密模块对随机数序列的质量及安全性要求。设计的真随机数发生器输出速率较高达到4Mbps,产生的随机数序列自相关性近似理想的程度,可用于加密系统及密码芯片等产品中。