随着科技的发展及人们需求的提升,数字相机已经可以捕捉到高动态范围、色彩更丰富、细节更逼真的图像。但原始图像一般较大,有些甚至上GB,这对存储设备及图像传输产生了很大的挑战。解决这一问题的一个有效手段就是利用图像中的冗余信息对图像进行压缩。而变换编码是图像压缩中一种非常有效且常用的方法。联合图像专家小组在2007年发布了最新的静态图像压缩标准JPEG XR(JPEG Extended Range),其核心变换算法为重叠双正交变换(Lapped Biorthogonal Transform, LBT)。它是一种基于离散余弦变换(Discrete Cosine Transform, DCT)的频域变换,且由于其对相邻块间的数据进行了滤波操作,所以能够有效抑制图像重建后产生的块效应。基于现场可编程门阵列(Field Programmable Gate Array, FPGA)进行系统设计,能够利用FPGA并行操作等硬件特性来满足图像高速处理的需求。本文设计了基于FPGA的JPEG XR图像压缩中LBT算法的一种实现方法,利用Digilent公司的Genesys FPGA开发板作为硬件平台,且利用VmodCAM图像采集板进行外部图像采集,并对所采集到的图像进行重叠双正交变换,最后系统将变换后的系数通过UART口发送到PC机,以供算法正确性验证与系统调试使用。整个系统主要包括两部分：前端图像采集和LBT变换计算。其中,前端图像采集部分主要包括：图像采集、图像缓存、图像显示三个功能模块。系统首先通过VmodCAM采集板采集图像,并将图像存储到图像缓存模块中,再利用显示模块将所采集图像通过VGA接口显示在显示器上以验证前端图像采集系统的正确性。LBT变换计算主要包括：滤波操作(Photo Overlap Transform, POT)和核心变换(Photo Core Transform, PCT)两个功能模块。POT和PCT则是由哈达玛变换、旋转、缩放等一些基本操作模块组合得到。由于资源限制,系统进行LBT变换计算的是前端所采集图像的一部分(32×32个像素点),并将变换后系数通过UART口发送到PC机以供查看与调试使用。整个系统的所有功能模块均用Verilog HDL硬件描述语言进行编写设计。另外,LBT变换计算的各个基本操作还利用C程序实现,以验证基于硬件实现的LBT变换计算的正确性。经过反复的运行和调试,系统能够实现预期的功能。