随着计算机、无线通讯等技术领域的发展,信息的数字化处理得到了广泛的应用,如今整个人类社会已进入到了数字时代,各类数字化电子产品应运而生。而在现实环境中,人们接触的信息如声、光等多为模拟量,因此用于将模拟信号转化为数字信号的模数转换器的设计成为了数字化信息处理系统的关键技术之一。其中,逐次逼近型（Successive Approximation Register,SAR）ADC,由于具有功耗低、结构简单、面积小等优点,在诸多ADC类型中脱颖而出。本文基于某片上系统（System on Chip,SoC）应用,设计了一款12位全差分结构的SAR ADC。主要内容如下:1、简述ADC基本理论,包含工作原理、性能参数、不同类型ADC结构特点及优缺点等。2、阐述SAR ADC外围电路的设计,包括高低压电平转换电路和基准源电路。由于在SoC系统中,数字电路和ADC电路分别使用0.8V和1.8V供电,因此,高低压电平转换电路用于实现0.8V与1.8V电平的转换,以满足数字电路与ADC间的连接需求;同时通过带有修调电阻的带隙基准为ADC核心电路提供稳定的正负参考电平和共模电平,并且在带隙基准源核心电路设计中分压电阻采用工程变更指令（Engineering Change Order,ECO）方案,便于定位问题,方便后期快速修改。3、重点论述了SAR ADC核心电路设计,在电容阵列设计中,采用分段电容结构,两段电容之间的桥接电容以单位电容替代分数电容,并将冗余位移至高位中的最后一位,以达到在不影响线性度的同时提高了整个电容阵列的匹配性。同时,将电容阵列设计成全差分结构并结合下极板采样技术,以减小电荷注入以及时钟馈通带来的非理想影响。在采样开关的设计中采用Bootstrap开关结构,来实现开关电阻与采样信号不相关,进一步提高了电路的线性度。在比较器设计中,采用预放大级联锁存的结构以满足高分辨率和高比较速度的需求,同时结合输出失调存储技术,以降低比较器失调电压对整个电路的影响。4、介绍了版图设计上的注意事项和设计规范,完成了SAR ADC整体版图设计及电路后仿真。本论文基于SMIC 14nm FINFET工艺进行电路设计,版图面积为186μm×136μm。后仿真实验结果表明:在1.8V供电电压下,采样速率为500kHz,信噪比（Signal and Noise Ratio,SNR）为64.43dB,信噪失真比（Signal to Noise and Distortion Ratio,SNDR）为63.72dB,总谐波失真（Total Harmonic Distortion,THD）为-72.12dB,无杂散动态范围（Spurious Free Dynamic Rage,SFDR）为72.26d B,有效位数（Effective Number of Bits,ENOB）为10.29bit,功耗为3.85mW。