论文部分内容阅读
本文受到国防十五预研课题的资助，研究高性能微处理器系统结构，在国内率先研究并设计了32位嵌入式微处理器ARMP （Aviation microelectronics center RISC MicroProcessor）。该处理器具有自主版权，采用自主设计的流水线结构进行控制，具有优良的实时性和精确中断的特点，在指令集上与PowerPC 603e指令集完全兼容。该处理器目前正在进行后端设计，即将采用0.25μm CMOS工艺流片，整个处理器的晶体管数目为380万，封装形式是QFP240，Die面积为98mm2。 为了对今后的微处理器设计提供技术储备，本文深入了解国内外目前最先进的微处理器系统结构研究工作，明确了该领域研究的发展方向和研究难点。目前微处理器系统结构设计已经进入线程级并行的时代。多份硬件现场共享一组执行单元的多线程处理器能灵活地利用程序中的指令级并行和线程级并行，从而提供更好的性能。2002年2月Intel公布其在Intel（?） XeonTM处理器上使用了超线程技术[MBHH+02]，表明XeonTM处理器本质上是两份硬件现场共享一组处理器执行单元的多线程处理器。 在这种背景下，本文研究支持线程级并行的硬件技术，尤其是执行单元为超标量结构的多线程处理器。 首先，在设计的嵌入式微处理ARMP的基础上进行改进，提出了一个超标量处理器模型，用于多线程处理器系统结构的研究与验证。 其次，指令发射逻辑是超标量处理器中的关键路径，也是制约执行单元为超标量结构的多线程处理器主频提高的关键因素。本文提出了两种新的发射逻辑方案，使之更适合多线程处理器。其中，IET（Issue Enable Table）发射使能表方案，能及时得到操作数准备好信息，从而有效减少发射逻辑中进行相联比较的比较器数目，并能减少发射逻辑的功耗；另一种是EDM（Effective Dependence Matrix）高效相关阵列方案，能有效减少发射逻辑的线延时。此外，本文还提出了基于前导1计算的发射队列表项分配方案，该方案能够提高多线程处理器中发射队列表项的利用率。 再次，目前的高性能微处理器都采用转移预测来解决控制相关。在执行单元为超标量结构的多线程处理器中，转移误预测损失会随着指令发射带宽和流水线级数的增加而增加。这使得高效地控制流处理成为微处理器系统结构设计的重要问题之一。本文提出多线程处理器的选择性双路径执行方案（Selective Dual Path Execution）。使用置信度评估方案来判断转移预测结果正确的概率，即转移预测的可信度。选择在多线程处理器中有空闲的硬件现场，并且置信度评估方案判断当前的转移预测为低置信度时，双路径执行转移指令的两个目标路径，从而降低西北工业大学博士学位论文误预测损失。 为了得到适合选择性双路径执行的置信度评估方案，本文对提高处理器性能的转移预测进行深入研究，并根据误预测集群性，提出了新的置信度评估方案一一DCR（Deerease Constant or Reset）方案。DCR方案相对国际上现有方案能有效提高转移误预测被标识为低置信度的概率（由SPEC参数表示），同时能提高标识为低置信度的转移预测最终结果确实错误的概率（由PVN参数表示）。与国际上最新提出的置信度评估MDC方案比较，DCR方案中SPEC值和PVN值的提高分别为151.8%和42.19%。 本文采用DCR置信度评估方案指导选择性双路径执行时的路径创建，接着设计了选择性双路径执行的标一记符，提出了选择性双路径执行的系统结构，并详细分析了选择性双路径执行的实现策略。 本论文在进行各种理论和设计方法分析的同时，还针对采用的设计方法和提出的算法进行了大量的仿真工作，验证了正确性，其结果是令人鼓舞的，也为进一步研究打下了良好的基础。