由于信息与通信技术的不断发展,信号在传输过程中所产生的时序变化对整个通信系统有着重要的影响。因此,在系统设计时需要添加一些延迟补偿电路来克服各种无线信号由于时序变化所带来信号的损伤和畸变,消除对通信系统的影响,这就使得延迟电路的设计变得尤为重要。延迟电路作为延迟线其中的一部分,除了被用于补偿通信信号的时差,消除信号的时序影响,还可以利用延迟电路的工作特性,通过改变信号的时序变化,合理的运用在相控阵雷达、超声无损检测、宽带波速形成收发机等相关的电路设计当中。所以,对延迟线电路的研究和设计具有广阔的应用前景和实际意义。在对相关文献的广泛调研的基础之上,本文研究并设计了一款可调节延迟线的集成电路。整体电路采用细调节和粗调节的组合模式。其中粗调节通过多级级联固定的延迟模块来实现大延迟的性能,主要是由固定延迟模块、数字电路控制模块和开关选择模块组成。粗调节部分通过数字电路的控制和开关的选择来决定级联系统中接入固定延迟模块的级数,从而可以按照不同的要求实现不同范围内的延迟时间。细调节部分采用受电压控制的可变电容来实现延迟连续调节的功能。而粗调节部分和细调节间的匹配电路是用于完成两大模块内的匹配特性。整个电路系统能够实现在较大范围内连续可调的延迟功能。采用了0.18μm CMOS工艺设计了延时线电路,芯片尺寸为800μm×1320μm。电路采用1.8V的电源电压,后仿真结果为:在4GHz-4.5GHz的频率范围内,固定延迟单元可以达到26ps的延迟时间,细调节延迟能实现38ps以内连续可调的延迟,可以覆盖固定单元的延时。由于七级固定延迟单元级联的影响以及与细调节模块的相互作用,整体电路可以实现200ps以内的连续可调的延迟,延迟抖动为7%。S₁₁小于-10dB,S₂₂小于-9dB,电路静态电流为46mA。后仿真结果基本上达到预期的设计指标。本文的可调节延迟线的设计对于有关延迟电路方面模型的建立和设计有一定的帮助。