随着电子电路技术的日新月异的更新，集成电路芯片越来越复杂，使用传统的万用表测试硬件电路越来越无法满足如今大规模集成电路故障芯片的测试需求。如何弥补传统测试的缺陷，为复杂的集成电路提供高效的测试方法已经成为当前电路测试领域的相关研究课题之一。基于IEEE1149.1国际标准的JTAG测试技术是由著名的国际测试行为组织所规定的一种全新的集成电路测试方法，它的提出为复杂电路的测试定义了一个标准的接口。本文主要工作内容就是在分析和研究基于JTAG标准的边界扫描测试技术的基础之上，实现对其的设计与实现。文中首先介绍了可测性设计的基本概念，并详细介绍了边界扫描技术的基本思想和实现原理，边界扫描测试是以IEEE1149.1国际标准为基础实现对芯片外围引脚的准确测试。该标准一共有2个主要的组成部分，第一部分是规定了边界扫描标准的基本结构IEEE1149.1-A，第二部分是定义边界扫描描述语言BSDL的IEEE1149.1-B。接着重点介绍了边界扫描测试的设计与实现，主要包括网络类型和故障类型的确定，完整性测试与互连测试的设计流程，并给出了边界扫描测试的一个实现流程。最后对测试向量生成算法进行了讨论，首先介绍了传统的测试向量生成算法，然后给出了分组网络移位算法的设计与实现，并从测试时间和故障诊断能力两个方面对算法进行了分析和评估。