随着芯片的集成度越来越高，传统的设计方法已经不能满足芯片设计的要求。SoC以其集成度高、体积小、功耗少、可靠性好等优点得到了越来越广泛地应用。IP核复用在SoC设计中是一项关键技术。片上总线实现IP核之间的连接并完成IP核之间的通信。ARM公司的AMBA总线由于其高性能及ARM处理器的广泛应用，获得了众多的支持。本文旨在设计AMBA3.0规范中的AXI总线IP，用于多核SoC实现片上多核之间的相互通信。文中对AXI协议进行了深入的分析，通过SAMD方式构建主从设备与总线间的互连系统。主设备通过接口发送读写请求，仲裁器根据优先级选择相应的主设备占用总线并将其信息发送到总线上，Decoder解析地址并通过Router将地址及控制信息传输到相应的从设备。随后主设备或从设备做出相关的响应。同时设计了容错模块，用于处理总线系统中出现的传输错误。本课题在仿真过程中，首先对整体进行了规划，研究仿真原理，制定验证方案。提出了基于BFM的测试平台。设计了主设备模型和从设备模型。主从设备产生符合AXI总线协议的行为，发送控制信号与数据信号到总线上，观测产生的响应是否正确。在仿真过程中，通过查看波形及寄存器文件对设计进行调试与验证。仿真结果表明，本文所设计的AXI总线功能正确，满足系统要求。同时，经过40nm工艺的FPGA综合实现，其最高工作频率能达到165MHz。本设计根据AXI总线协议设计标准的AXI总线接口，易于扩展到更多主设备上，实现了AXI总线IP核的复用。