随着数字视频的日益普及,视频编码技术显得尤为重要。帧内编码作为视频编码技术中最主要环节之一,其重要性可想而知。然而虽然近年来GPU(Graphics Processing Unit,图形处理器)设备发展迅速,其性能有了很大的提高,但目前在新的视频标准HEVC(High Efficiency Video Coding,高效视频编码)下,由于算法的并行度有限,帧内预测的工作却还未能很好的使用GPU的强大计算性能。目前对于新一代的视频编码技术的研究,大多数还只涉及到了部分功能模块算法的改进,或者块级和片级的粗粒度并行,而对于更进一步的细粒度并行,例如模式级和像素级,研究甚少。提出了基于CUDA(Compute Unified Device Architecture,计算统一设备架构)架构的细粒度并行帧内编码机制,在块级并行的基础之上,实现了块内的像素级和模式级的并行,进一步提高了并行度,同时优化了分块和模式筛选功能,极大地提升了编码效率。该机制采用了多种优化策略:一,简化统一了HEVC标准的帧内预测公式,建立了统一的参考数组,提出新的查表法实现了块内所有像素点的细粒度并行;二,在对编码效果影响不大的前提下,仅采用8×8和32×32两种大小的预测块减少了计算量;三,优化了模式筛选的过程,进一步减少需要进行率失真代价计算的候选模式,减少了编码时间;四,通过改进子宏块的编码顺序,提高了粗粒度的块级并行度,再与细粒度的并行相结合,进一步提高并行度,提升了编码效率。在测试平台上针对分辨率为3840*2160,2560*1600和1920*1080的视频测试序列进行测试,在采用了上述帧内编码机制的系统中,平均编码效率是标准串行帧内编码机制的10倍到17倍,是一种稳定高效的并行帧内编码机制。