低密度奇偶校验码(LDPC, Low Density Parity Codes)是一种能逼近Shannon容量限的渐进好码,在长码时其性能甚至超越Turbo码。LDPC码的译码采用的是基于置信传播的软输出迭代译码算法,复杂度低,是一种次优的译码算法。由于低密度奇偶校验码具有诸多优点,它在信息可靠传输中的良好应用前景已经引起学术界和IT业界的高度重视,成为当今信道编码领域最受瞩目的研究热点之一,低密度奇偶校验码的应用也已经被提到日程上。本文对LDPC码的研究以及创新成果主要体现在对译码算法的改进与编译码算法的硬件实现两方面。文章首先论述了LDPC码的基本原理,在理解LDPC码基本编译码理论的基础上,深入分析了LDPC码简化译码算法的实现原理及性能表现,进而提出一种新的归一化最小和译码算法。对各种算法译码性能的仿真结果表明,对于中短长度的规则LDPC码,本文提出的改进算法,在增加很小计算复杂度与译码迭代次数的前提下,可获得好于经典LLR BP译码算法的性能。其次,根据实际应用需求,有别于以往采用的FPGA+DSP的LDPC码编译码实现方法,本文提出并实现了集LDPC码编码与译码功能为一体的基于DSP的LDPC编译码器,从而降低系统硬件成本。针对实现过程中遇到的问题,文章给出了有效的数值存储方法、矩阵运算方法以及编程技巧,并对优化后的结果进行了分析。最后,开发了基于Labwindows/CVI的LDPC编译码器测试平台,该平台为用户提供简洁清晰的人机交互界面,具有串口参数设置、信源产生、信道模拟、编译码进度、结果分析及显示等功能,其与LDPC编译码器相结合,完整地实现了LDPC编译码系统。