论文部分内容阅读
模数转换器广泛应用于高速通讯系统和数据传输系统中。随着科学技术的高速发展,业界对于高速高精度模数转换器的需求也在不断的增加。在已有CMOS工艺和模数转换设计方法的基础上,采用多通道时域交织(Time Interleaved)技术突破单通道ADC的速度限制已经成为必然的发展趋势。由于TIADC技术的提出主要是为解决高速高精度ADC的实现问题,但是其采样率往往较高,故其对失配误差的容忍度极低,极小的失配误差就会造成TIADC系统精度的大幅下降,因此采用校准电路提升TIADC系统输出信号的动态性能十分必要。本文对TIADC系统的基本工作原理、相关性能参数以及误差来源做了简单的介绍。利用MATLAB软件建立了带有三种失配误差的TIADC系统模型,在该模型基础上分析了偏置误差、增益误差和时钟失配误差对TIADC系统性能的影响,并对时钟失配误差已有的校准方法做了简单的总结。研究了基于希尔伯特变化的时钟失配误差的估计算法,该算法利用输入信号本身进行误差估计,不引入额外的参考通道。利用最优等纹波法设计了希尔伯特滤波器,并且利用MATLAB软件实现了该误差估计算法,仿真结果表明该误差估计算法的准确性高。提出了一种利用微分滤波器对TIADC系统的时钟失配误差进行校准的全数字化后台校准算法。该算法通过将M通道TIADC系统中的输出数据两两之间交叉重组,利用微分滤波器及估计出的误差对重组后新形成的M/2个双通道的TIADC进行校准,通过多次重复数据交叉重组过程,得到最终校准后的输出数据。本文利用窗函数法设计了校准算法中所需的微分滤波器,且利用一个只含有时钟失配误差的四通道TIADC系统仿真验证了该校准算法。MATLAB仿真结果表明:当输入信号频率为0.01f_s时,校准后四通道TIADC系统的SFDR、SNDR和ENOB分别从60.2dB、56.3dB和9.06位提高到了81.0dB、94.5dB、13.2位。在整个奈奎斯特带内,该算法都具有良好的校准效果,校准后TIADC系统的SNDR和SFDR指标都提高了10dB以上。利用Verilog语言设计实现了该误差校准算法中的关键电路。其中FIR滤波器采用了并行结构,并且分别对希尔伯特滤波器和微分滤波器的系数进行了量化仿真。通过文本文件,对滤波器电路进行了MATLAB和Modelsim的联合仿真,并且完成了该电路的面积、功耗分析和时序分析。仿真结果表明:经过Modelsim校准的TIADC系统的输出信号相对于利用MATLAB校准,其SFDR、SNDR和ENOB分别只有3.2dB、2.9dB和0.52位的下降。综合后的报告表明:电路的面积为33410.944628?m~2,其中一共有548个单元,包括356个组合逻辑单元和192个时序逻辑单元;设计的动态功耗为20.4810mW,静态功耗仅有2.4718?W。