本文介绍了北京西南交大盛阳科技有限公司区间综合监控系统的安全平台设计和研究。通过对铁路地面设备区间综合监控系统进行深入研究,主控模块采用二取二的理念,对驱动、采集和运算的结果进行比对,保证了系统运行的安全性。铁路信号系统安全平台在普速铁路上运用已经十分广泛,大部分都是采用双通道、二取二的架构进行设计,但对于任一通道来说,CPU(Central Processing Unit,中央处理器)既要通过并行总线对外输出驱动信号、采集输入状态,还要与另一通道的CPU进行运算结果的对比和校验,CPU的压力可想而知。在实际运用过程中,容易造成CPU功耗过大,从而使板卡温度上升,导致CPU出现运行周期异常、通信数据丢包等现象。本文结合了上述的问题,对主控模块进行重新规划和设计,对于每一通道都采用STM32(STMicroelectronics,意法半导体)与FPGA(Field-Programmable Gate Array,现场可编程门阵列)的架构,即每通道有双CPU进行协同工作。STM32负责与另一通道的CPU进行数据结果的对比和校验,同时通过并行总线对FPGA下达“任务”,FPGA通过“命令”与外部的驱动、采集和通信板卡进行交互,同时采集外部板卡的信息并打包给STM32,从而解放了STM32的压力。STM32下达“任务”,FPGA执行“命令”的方式,充分体现了FPGA强大的硬件加速功能,使软、硬件发挥各自的优势。本文研究的内容主要包括:安全平台主控模块的需求分析、原理与设计,主控模块的硬件电路原理设计以及硬件电路的调试,FPGA内部寄存器逻辑的设计思想和设计方法,并对FPGA控制外设板卡的设计进行了仿真分析,STM32F407芯片的软件设计思想,FPGA和STM32的并行总线通信和与外设板卡的通信调试,该方法降低了开发难度,提升了运行速度,使设计方法更加可行、设计结果更加可靠。