电子战是现代信息战争的重要组成部分,它通常主导着战争的进程,甚至对战争的胜败起着决定性作用。现代电子战场上无线电设备数量众多,电磁信号形式复杂、脉冲信号密集。数字信道化接收机具有很宽的瞬时带宽,对同时到达信号具有截获能力,这些特点可以很好的适应现代电子战场环境,具有重要的研究意义。本文研究了数字信道化接收机的原理并在FPGA硬件上进行了实现。根据指标要求,需要在一片FPGA芯片中实现双通道数字信道化接收机的设计,因此选择了基于多相滤波器和IDFT的高效结构。对此结构进行了推导,并进行了实现,主要包括数据抽取模块、多相滤波器模块、IDFT模块、PDW生成模块、PDW发送模块和PDW接收模块。对每个模块进行了仿真,以验证算法的正确性,然后对每个模块进行详细的设计并在FPGA上进行调试。为了节省FPGA中的乘法器,多相滤波器的实现采用了并联式的分布式算法结构,满足了高速运算的要求。鉴于FFT IP核的数据是串行输入的,不能满足系统使用的要求,本文设计了并行的IFFT模块,既减少了资源消耗又同时提高了运算效率。由于兔耳效应的影响,在没有信号的信道也会有较大的幅度响应,本文提出了一种使用状态机检测脉宽的方法,很好的抑制了兔耳效应的影响,同时可以精确的测量脉宽。最后在硬件平台上对数字信道化接收机的设计进行了测试,测试结果表明系统工作稳定、系统功能满足指标要求。