锁相式频率合成器(PLL Frequency Synthesizer)作为通信系统的核心部件,广泛运用于通信系统中,在现代通信和信息处理系统中扮演着极为关键的角色。在射频与模拟电子系统中,作为本地振荡器,它的性能指标在系统性能指标中起着决定性的作用。目前,在无线和移动通信应用中,随着数据传输速度的提高,射频发射接收机的本振频率合成器的锁定时间愈来愈成为设计的关键指标。频率合成器的频率切换时间决定了通信系统的信道切换速度以及系统的建立时间。在军事跳频通信领域中,跳频速度越快,越难以被跟踪,越有利于提高数据通信安全。超宽带、快速锁定、低相位噪声、低杂散、小型化、全集成的锁相环频率合成器设计始终是现代无线通信系统的一个挑战。本文论述了锁相环频率合成器的工作原理,相位噪声和杂散,以及动态锁定过程,阐述了多种加快锁定速度的方法,结合近期研制的“5.1～7.4GHz频率合成器”,采用高速数字电路,配合温度探头、A/D、D/A等辅助,智能化的完成对宽频带、高压控灵敏度、高温漂(老化)率VCO的控制、学习,及测试。通过直接预置压控振荡器的电压减小起始频差,有效的缩短锁相式频率合成器的锁定时间,大大加快了锁定速度,而且没有以牺牲相位噪声和杂散水平为代价,实现宽频带合成器的捕获、锁定及动态修正。本文对于超宽带锁相式频率合成器的快速锁定模式的研究,有着非常重要的现实意义和较为广阔的应用前景。