论文部分内容阅读
近年来,各类特定细分场景下的无线通信需求日益增长。在这些场景中,除了受到多径效应、多普勒频移影响外,无线通信系统还可能遭受恶意干扰信号的影响,面临的环境日趋复杂。针对含有单音干扰、窄带干扰和时域脉冲干扰的多径、移动场景,本文面向正交频分复用（Orthogonal Frequency Division Multiplexing,OFDM）通信链路,研究定时和频率同步算法,并进行同步方案的FPGA硬件实现。论文第一章主要给出了本文的研究背景,介绍了目前主流的OFDM同步方法。论文第二章描述了本文研究的信道和干扰模型、OFDM链路模型和波形帧结构。论文第三章研究了复杂环境下的定时和频率同步算法。在复杂的信道环境下,大频偏、干扰信号和多径效应等因素严重影响OFDM同步算法的性能。针对这一问题,论文通过分析频偏对Zadoff-Chu（ZC）序列相关性的影响,给出了一种改进的定时同步算法。该算法利用多段ZC序列进行部分互相关累加,归一化相关峰值在?1个子载波频偏范围内大于0.8,克服了频偏对ZC序列相关性的影响。论文对不同场景下的仿真结果表明:当OFDM链路面临典型恶意干扰时,AWGN信道下,当SNR?4dB时,定时捕获概率大于99%;衰落信道下,当SNR?8dB时,定时捕获概率大于99%,满足通信需求。第三章还进一步给出了一种基于相位差的频偏估计算法,利用长短同步序列进行联合估计,可实现?1个子载波范围的频偏估计。论文对不同场景下的仿真结果表明:无论是AWGN信道还是衰落信道,当信道存在典型干扰时,在SNR?2dB时频偏估计的根均方误差（Root Mean Square Error,RMSE）小于1%,满足通信需求。论文第四章研究了同步算法的硬件实现方案。首先介绍了基于Xilinx XCV7690T芯片的FPGA硬件实现平台,然后详细阐述了定时和频率同步的FPGA实现方法。对于定时同步,论文主要给出了滑动相关运算、相关峰捕获和定时跟踪的实现方法;对于频率同步,论文主要给出了基于CORDIC IP核的频率估计和基于多路选择器的平滑滤波实现方法。论文分别给出了同步实现方案的Modelsim仿真结果和电路测试结果。结果表明:同步模块的计算延时和资源消耗满足系统设计需求,实现的测试结果与算法浮点仿真结果的误差小于103-,验证了同步实现方案的正确性。最后,论文第五章将研究的同步算法及其FPGA实现加入OFDM链路,在不同场景下对数据传输的误包率性能进行了仿真,并基于硬件平台进行了系统级测试。与仿真相比,系统级测试性能最大回退小于2.5dB,满足通信需求。