相控阵雷达通过控制馈往各辐射单元电流的相位,不断改变波束的方向,实现对探测区域的扫描。它往往具有跟踪目标多、反应时间短、数据率高等特点,这需要雷达系统具备高速数据传输与大容量数据存储的能力。同时,出于战场环境需要,雷达信号处理系统可以不与前端天线阵列集于一体,而是由前端信号采集板将数字波束形成后的数据传递给后方信号处理系统。本文针对相控阵雷达系统对回波数据传输和存储的需求,设计并实现了基于多路并行光模块的高速大容量雷达数据传输与存储系统。系统以一块信号传输与存储板卡和一台工控机构成,以板卡上12路并行光模块接收信号采集板传递的雷达回波数据,实现100米距离的数据传输。数据暂时存放在板卡缓存模块,在上位机程序控制命令下通过PCIE 3.0接口传输至上位机磁盘阵列中,等待进行后续的雷达信号处理。为了实现高速数据传输与大容量数据存储,本文完成系统总体方案设计,并采用模块化设计的思想完成了以FPGA芯片为核心处理器的板卡硬件设计,同时开展了以下几个模块的工作:（1）光模块数据传输。本文设计了FPGA、光发射/接收模块及光纤构成的传输回路。同时设计了信号产生与12路数据分发模块,借助吉比特收发器接口实现与光模块电接口的互联,并将经过光模块链路传输的数据通过位宽转换提供给DDR3缓存模块。（2）DDR3数据缓存。本文借助赛灵思MIG IP核实现对DDR3芯片的读写时序控制。为解决DDR3模块读/写数据操作不能同时进行的问题,设计了乒乓结构的DDR3缓存,实现流水线操作,控制DDR3读写数据的命令由上位机发出。为了与上位机接口匹配,采用AXI-4协议对DDR3接口封装。（3）PCIE 3.0总线传输与上位机磁盘阵列存储。该部分首先分析了PCIE 3.0总线拓扑与分层结构,完成了基址寄存器配置与事务组包。系统采用DMA方式实现了上位机与板卡数据传输的过程,并将传输到上位机中的数据存储在上位机固态磁盘阵列中。经过对光模块部分传输性能的环回测试及对存储在上位机中的数据进行验证,12通道并行光模块每个通道的线速率在6.25Gbps时误码率为E-13量级,光纤传输距离为100米;DDR3缓存模块数据位宽为64位,内存容量为两组各2GB;上位机磁盘阵列空间为1.5TB,能够满足实际雷达需求。本文所实现的项目,作为一套通用的高速大容量数据传输与存储系统,可应用于包括雷达系统在内的信号处理领域。