功率半导体器件是电力电子技术发展的基础,功率MOSFET由于其具有高输入阻抗、低驱动功率、高开关速度、优越的频率特性以及良好的热稳定性等特点,自最初诞生以来,其结构和性能得到了迅速的发展。功率MOSFET的发展趋势是持续缩小芯片内单位元胞面积与边端尺寸,因为更小的面积意味着更大的沟道密度和更低的导通电阻,或者在相同的导通电阻下可以获得更小的芯片面积,进而降低成本,而更短的边端尺寸同样意味着在芯片面积不变的情况下更多的元胞容纳数目,更低的导通电阻。功率MOSFET的主要设计矛盾是保证击穿电压(Breakdown Voltage,BV)和芯片面积的前提下,尽可能的降低器件的导通电阻Rds(on),这也成为当今功率MOSFET技术发展的主要方向。本论文的主要研究内容是功率器件的耐压优化设计,首先研究功率器件本身的击穿机制；然后研究功率器件芯片的边端保护结构以及优化,这一部分包括了传统结构下场板场环的复合应用模型以及通过扩散浓度的控制而实现的横向变掺杂模型。具体研究内容如下：(1)垂直功率器件的重要参数组成,其中耐压是功率器件的关键参数之一,通过理论与仿真研究了垂直功率器件的设计与其耐压之间的相互影响。(2)普遍工艺下为了实现电场在芯片边端处的收敛,通常采用场板与场环的复合使用,文章通过场板场环设计中的关键参数研究,在较小占用芯片面积的情况下实现了高耐压。(3)为了在更短的边端长度下实现同样水平甚至更高的耐压,本文讨论了通过控制边端掺杂浓度实现的高电场强度承受能力的边端技术,通过理论与仿真讨论了该种设计下的关键参数以及实际耐压水平。