在移动通信系统中,为了保证一定范围的信号覆盖，通常使用功率放大器来对信号放大。然而由于功放自身具有的非线性,会使得发送信号的频谱展宽,这就导致了信号的带内畸变和邻道干扰。由于WCDMA系统以及未来的以OFDM为核心技术的4G通信系统都具有多载波,宽频带的特征,这就使得信号的峰均比(PAPR)非常之高,从而受到功放非线性影响所带来的畸变和干扰也更加明显。为了减小这种干扰和畸变必须使用功放线性化技术。随着移动通信事业的迅猛发展,不论是如今正在商用的3G市场还是未来的4G(LTE)发展前景都对功放的线性度提出了越来越高的要求。传统的解决功放线性化方案是通过回退(back-off)信号功率来抑制功放的互调分量,从而保证功放工作在线性区。很明显这种方案极大的降低了功放自身的效率,也就是说了为了达到额定的输出功率势必要选取高功率的功放管,从而要为之付出高额的硬件成本。因此,不论从效率,成本以及环保方面来说,它都不是最佳的功放线性化技术解决方案。数字预失真技术以其高性能、低成本、低实现复杂度的特点已成为当前主流的功放线性化技术解决方案。本文主要关注于对记忆多项式DPD算法的数学原理、性能仿真的讨论和研究,以及最终的硬件实现方案的设计和测试。本文在第三章详细讨论了记忆多项式DPD算法在MATLAB平台上的仿真方案,以及对于WCDMA不同载波信号的仿真结果,包括浮点仿真结果和定点仿真结果,最后给出了仿真结论。最终的定点仿真结果也为该算法的硬件实现提供了很好的设计依据。本文在第四章则详细阐述了整个DPD系统的硬件解决方案,从硬件平台到算法的FPGA设计都给出了详细的分析和说明。我们最终在Xilinx的FPGA上完成了算法实现,该实现方案是一个软硬件协同工作的嵌入式方案,DPD滤波器的FPGA实现采用了查找表的方式,很大程度的节省了FPGA的硬件资源；DPD的参数估计是在FPGA上的嵌入式CPU上实现的。本文在第五章主要给出了基于该硬件解决方案的测试结果。最终测试结果表明该算法对功放输出信号的ACLR指标的改善能达到15db左右(正负2db变化),同时把功放的效率从8%提高到29%。