传统的CDMA通信系统有两种：异步码分多址系统(A-CDMA)和同步码分多址(S-CDMA)系统。A-CDMA系统是一个随机接入系统，网络控制简单，但多址干扰的影响十分严重。S-CDMA系统采用正交码时，解决了这个问题，但要求系统严格同步，不易实现。考虑到同步CDMA的优越性及精确同步的不易实现，同步CDMA和异步CDMA的折衷方案一准同步CDMA(QS-CDMA)越来越受到人们的重视。本文在分析一般准同步CDMA系统性能的基础上，根据具体的工程需要提出了一种实用的准同步CDMA系统，并对该系统信道结构的设计、上行准同步的建立和保持进行了讨论。 扩频码同步是CDMA系统中的关键技术之一。本文首先分析了扩频系统中伪码同步中的捕获问题，详细讨论了各种方案下的捕获参数：捕获时间，检测概率、虚警概率及自适应门限等。然后对超前-滞后跟踪环和T型抖动环两种经典锁相环作了理论分析，并指出了两种跟踪环路存在的不足和需要改进的地方。 最后，我们探讨了EDA设计流程，采用VHDL语言和可编程逻辑器件(FPGA)完成了该准同步CDMA系统端站接收单元中伪码同步部分硬件设计。