均衡器作为音频处理器中重要的硬件单元,对声音信号的美化修饰起着至关重要的作用。二十世纪随着数字化音频技术的快速发展,原本模拟音频设备的性能得到大大改善,均衡器也逐步转化成了数字设备,对声音信号的处理也逐步转化成了数字信号处理。本文的研究目的,旨在设计一款面向ASIC的数字音频均衡器,以提高硬件单元的资源利用率。工作内容则是完成了ASIC前端设计中模块HDL建模、功能验证以及综合的环节。设计过程采用基于HDL的电路综合方法,功能验证依照UVM验证方法学进行,最终得到功能正确的电路网表。本文的重点是对模块的HDL建模工作。为达到均衡器成品的精度要求,模块内部需要实现高阶的滤波系统,IIR的级联型算法结构性能稳定,但需要数量庞大的运算单元来支撑其算法,势必会耗费大量的硬件资源。因而,考虑到电路结构对综合面积以及功耗的影响,在进行硬件实现时大量采用了模块复用的设计理念,这也是本设计的创新性所在。整个模块在设计时只使用一个乘法器、一个2阶IIR运算单元以及一个单口SRAM。通过对IIR运算单元的重复调用来完成高阶滤波器的运算功能,并且基本的IIR运算也通过乘法器复用来进行,SRAM则用于存放每次运算所需的抽头系数。同时,模块中有专门的控制电路来完成对输入声道信号以及滤波系数存取的控制,保障每一次滤波运算的正确性。另外,模块内部寄存器支持APB总线访问,实际使用时可从外部对寄存器进行配置,从而控制滤波次数,这使得设计模块的均衡精度可控,增强了成品的灵活性。对设计模块的功能验证依照UVM验证方法学进行。本文针对所作设计建立了自己的验证平台,并用System Verilog实现了各个组件,同时创建了3项测试用例。针对每个测试项,通过分析仿真波形以及查看log文件,发现所作设计功能正确。随后又收集了代码覆盖率数据,结果显示为98.62%,达到了项目要求。从而判定设计模块实现了预期功能,并且验证工作完成。本文在TSMC12nm工艺库下借助DC工具对设计模块进行综合。通过查看综合报告,发现关键路径无时序违例。同时收集了网表的面积数据以及功耗数据,分别为29961.449μm~2和1.17m W,发现符合设计要求,彰显了设计方案的成果。