超深压微米(VDSM)半导体技术的进展允许将一个复杂的电子系统集成在单一芯片上,即构成一个片上系统(SOC)。随着芯片集成度的增加,对混合信号SOC中内嵌模拟芯核(Embedded Analog Cores)的测试带来了新的困难。内建自测试(BIST)不仅能够减少SOC的测试和验证时间,而且提高了故障覆盖率。因此BIST技术是实现有效测试内嵌模拟芯核的重要途径。本文对混合信号电路的测试理论与方法进行了研究,并且设计了一款模数转换器作为实例来验证测试结果。总结起来,主要工作有以下五个方面:(1)混合电路的可测试性为了降低测试成本和提高故障覆盖率,必须对原芯核电路进行可测性设计,为此本文研究了用以提高电路可测性的措施。(2)符合IEEE1149.4协议的测试电路结构和功能基于IEEE1149.4测试协议,对混合信号集成电路进行可测试性设计。设计了TAP,数字扫描单元,模拟扫描单元,模拟测试开关以及寄存器等模块。(3)十位逐次逼近式模数转换器的设计可测试设计必须和被测试电路同步,在混合信号中,最为典型的就是模数转换器。本文设计了一款十位逐次逼近式模数转换器,从开始的产品定义到最终的版图生成,本文都做了详细的论述。(4)模数转换器的可测试性设计在混合信号测试中,可测试点有很多,最常见的就是测试和每一个管脚相连的内核情况。因此本文在模数转换器的每一个管脚上放一个扫描单元,测试模拟和数字信号。(5)工艺及版图验证本设计采用国内华润上华厂商提供的标准CMOS工艺制程模型,利用SPECTRE对各子模块电路进行了仿真验证,利用Calibre对其版图进行了DRC和LVS验证,确保其在不同电源及温度下达到各指标设计要求。电路的最终流片将采用标准CMOS工艺,共有纵向PNP、PMOS、NMOS、电阻和电容五种器件结构。