相对于Application-Specified Integrated Circuit (ASIC)，在实现同样的逻辑功能的情况下Field-Programmable Gate Array (FPGA)需要更大的面积与功耗。这意味着FPGA对版图的面积利用率有着很高的要求，而人工设计的版图相对于CAD软件自动生成的版图有着极大的面积优势。因此目前商用FPGA的版图设计大部分都是由人工来完成的，这个过程是非常耗时的。针对主流的基于SRAM查找表的岛型FPGA，本文主要研究了其自动版图生成技术，主要内容如下：针对目前最流行的岛型FPGA，分析了典型的逻辑单元和布线资源等的电路结构。这些逻辑块与可编程开关电路在FPGA中的逻辑核心中会反复出现。为了提高FPGA的性能减小面积和功耗，需要仔细考虑这些单元电路在实际芯片中的表现。在完成了电路的设计之后，根据标准单元的开发流程设计了单元的电路版图。这为后面使用标准的后端工具来进行布局布线以生成FPGA的Tile版图乃至整个FPGA的版图提供了基础。为了适应于FPGA自动版图生成，提出了可构成逻辑核心的重复Tile结构。探索了Tile单元电路为了能够方便复制拼接的一些考虑。在确定电路和逻辑上的一些限制之后，复制拼接Tile形成整个FPGA的版图才能够成为可能。为了简化版图自动化生成的工作，谨慎分析并选择了FPGA的各项架构参数以提高效率。详细阐述了采用的逻辑块结构及环绕其的可编程布线结构，然后从整体上考虑了FPGA应采取的规模的大小、布线通道的宽度和连接盒的设计等问题。有了这些信息后提出了“结构化语言描述”的方式完成了对Tile网表的生成，最后用商业后端工具完成了Tile版图的自动生成工作。在生成了核心Tile逻辑后，本文研究了支撑FPGA的外围电路设计，包括对于其中最重要的SRAM单元进行配置的编程器电路，因为其是由标准数字逻辑来构成的，使用了Verilog硬件语言描述的方式完成了逻辑实现，并采用半定制的后端设计流程进行了综合、布局布线等步骤生成了版图。然后讨论了提高传输管栅电压的电荷泵电路的设计，电荷泵电路作为模拟电路，采用了全定制的方法进行了电路到最终版图的设计。