随着集成电路集成度和复杂度的提高,嵌入式存储器在片上系统芯片(SoC)上占有越来越多的比重。由于嵌入式存储器中晶体管密集,存在高布线密度、高复杂度和高工作频率等因素,很容易发生物理缺陷。而且存储器嵌入在芯片中,并非所有的引脚都被连到芯片引脚上,故传统的测试方案不能有效支持测试。因此,研究高效率的测试算法,建立有效地嵌入式存储器测试方法,对提高芯片成品率,降低芯片生产成本具有十分重要的意义,而内建自测试(BIST)则成为当前针对嵌入式存储器测试的一种经济有效的途径。本论文主要采用了内建自测试(BIST)对数字基带芯片中的存储器进行可测性设计。第一章介绍了几种可测性设计方法,比较了它们的特点,确定了各自的适用范围:第二章对存储器的类型和测试方法,以及测试难点进行阐述和分析;第三章根据存储器内建自测试(BIST)对SDRAM进行了可测性设计,完成后可以用正常的工作速度实现对存储器的测试;第四章对存储器功能进行测试和验证,对输入和输出结果进行比较分析,并用软件仿真实现了BIST设计,结果表明该方法是正确、有效和快速的。实验证明内建自测试方法对测试仪器的要求可以大大降低,能够进行全速测试,从而显著地减少测试成本、简化测试步骤,大幅度提高测试效率。