随着片上多核处理器核数的持续增加,对片上缓存容量的需求越来越大,传统的基于SRAM缓存所带来的功耗开销在多核处理器系统中所占比重越来越大。新型非易失性存储器(Non-volatile Memory,NVM)具有非易失性、近零的泄漏功耗和高存储密度等优良特性,为片上缓存设计提供了新的思路,但其也存在写延时大、写功耗大和有限的写寿命的问题等。因此,构建基于NVM与SRAM的混合缓存架构是一种更为合理的多核处理器缓存设计方法。本文针对基于一种新型非易失性存储器STT-RAM与SRAM的片上三维多核处理器混合缓存架构生成与访问机制展开研究。本文首先分析并建立了片上多核处理器的功耗、热传播以及新型非易失性存储器的耐久性模型,在此基础上提出了一种基于STT-RAM与SRAM的混合缓存架构优化生成方法。该生成方法在满足多核处理器系统最大温度与NVM耐久性约束下,确定每级共享缓存层不同类型存储器的最佳容量,以使得系统功耗开销最小;并进一步考虑“暗硅”的影响,将每级缓存层最佳容量进行分配,确定每个缓存块的打开关闭情况,得到最优化的缓存块布局。基于Gem5仿真平台通过实验验证,相比采用同等面积的SRAM的片上缓存架构,采用所提出生成方法生成的缓存架构的多核处理器系统功耗降低了28.9%,性能提升了44.81%。其次,本文提出了一种混合缓存架构动态生成策略。该策略在片上多核处理器运行过程中,监测缓存块当前的使用率与热度指标,并与相应的阈值比较来判断是否可能被打开或者关闭。然后将缓存块进行优先级判断,并执行打开关闭算法,最终确定需要打开或者关闭的缓存块数目。本文还设计了指标采集器、读写命中率采集器和缓存块优先级判断器,以较低的硬件开销实现了动态生成策略。通过实验仿真,相比固定的混合缓存架构,采用所提出策略生成的混合缓存架构功耗降低14%,性能仅降低6%。最后,基于前述所提出的混合缓存架构,提出了一种混合缓存的访问机制。该访问机制首先将缓存行划分成了死亡行和写频繁行,然后根据这两种类型的缓存行从缓存填充、缓存替换和数据迁移三个方面对传统访问机制进行了优化。该访问机制减少了不必要的缓存填充、优化了缓存行的替换并减少了对STT-RAM的写操作,从而降低了系统的功耗开销并提升了性能。通过实验仿真,在使用动态生成策略的情况下,相比于传统的写回访问策略,所提出的访问机制可以提升性能约24.1%,节省功耗约29%。