论文部分内容阅读
随着21世纪的到来，人类进入了一个全新的多媒体时代。作为多媒体中最重要、最具表现力和最复杂的数字视频处理，也随着时代的发展取得了长足的进步。新的H.264/MPEG-4 part 10 AVC(以下简称H.264/AVC或H.264)视频编码标准在编码质量和压缩比上比原有的视频编码标准都有了明显的提高。在相同的视觉感知质量上，编码效率比H.263,MPEG-2和MPEG-4提高了50%左右，并且有更好的网络友好性。H.264/AVC标准，标志着视频压缩技术的最新进展。H.264在混合编码器的基本框架下，对其主要关键部件都做了重大改进，如多模式运动估计、帧内预测、基于内容的变长编码、4×4二维整数变换等，这使得其实现难度要显著高于以往的视频编码标准。从总体上说，H.264性能的改善是以增加复杂性为代价而获得的。本文介绍了H.264/AVC视频压缩编解码标准以及作者在H.264/AVC HDTV视频实时解码器硬件实现方面的研究，主要对H.264/AVC标准中的变换系数解码（包括变换系数逆扫描、系数逆量化逆变换和去方块滤波前的图像恢复与重建过程）和帧内反预测部分进行了深入研究，提出了一种使用流水线结构和并行化操作的VLSI实现结构，变换系数解码过程包含的三部分采用流水线结构，帧内反预测与变换系数逆扫描、系数逆量化逆变换等过程采用并行结构，这样大大节省了处理时间，提高了处理速率，使得帧内部分处理一个宏块的时间最多只需877个处理周期，完全可以达到实时解码的要求。作者用VerilogHDL语言实现了这些模块，并成功地在ALTERA的STRATIXⅡFPGA器件EP2S60F1020C5上实现了该方案，获得了很好的实时性能。