论文部分内容阅读
随着密码算法在信息安全领域的广泛应用,针对其旁路攻击及防御措施的研究已经成为当前信息安全领域的主要研究方向。AES和SM4密码算法作为国际和我国通用的对称加密标准,广泛地应用于各种安全领域。目前国内大多数密码芯片中集成了AES和SM4 IP核,但两者是独立实现的,不利于应用在无线传感网和无线射频识别等资源受限的场合。因此,为密码芯片设计一种小面积低功耗的抗旁路攻击的可重构AES/SM4 IP核具有重要意义。论文的主要工作是研究具有抗旁路攻击能力的可重构AES/SM4 IP核。首先根据AES和SM4加密算法的特点对电路进行了可重构分析,提出了AES/SM4加密电路的可重构设计方案。针对AES和SM4加密电路的相似运算单元S盒,采用复合域分解技术对其进行了可重构设计;重点研究了复合域可重构S盒的优化问题,提出了基于遗传算法和延时感知公共项消除算法的联合优化方法,实现了小面积低功耗的可重构AES/SM4加密电路。同时,基于差分功耗攻击DPA和差分错误攻击DFA的原理,分别对可重构AES/SM4加密电路进行了有效攻击,为后续研究抗旁路攻击的可重构AES/SM4加密电路提供验证基础。针对密码电路易受DPA攻击的问题,采用随机掩码技术,重点设计了掩码可重构S盒、掩码列混淆、掩码线性变换、全掩码可重构密钥扩展以及掩码修正等模块的电路结构,实现了全掩码可重构AES/SM4加密电路。最后,为抵御DFA攻击,基于错误检测机制修改了可重构S盒的电路结构,并设计了可重构S盒的奇偶预估计单元和可重构轮变换的错误检测单元,实现了基于错误检测机制的可重构AES/SM4加密电路。基于Synopsys DC综合工具和SMIC 0.18μm工艺库,对论文设计的可重构AES/SM4加密电路进行综合,在100MHz的工作频率下,电路的面积和功耗为219482.53μm2和9.0383mW,与独立实现的AES和SM4加密电路相比,分别减少了5.22%和23.32%。基于设计的差分功耗攻击平台,对全掩码可重构AES/SM4加密电路进行DPA攻击实验,无法成功获取密钥,表明全掩码可重构AES/SM4加密电路能够成功抵御DPA攻击;通过模拟随机注入错误,验证了基于错误检测机制的可重构S盒和可重构加密电路的安全性。