论文部分内容阅读
目前,人机间的语音交互技术正逐渐应用至各类电子设备中,音频信号的模数转换是该技术必不可少的一部分。模拟量到数字量的转换通常需要模数转换器实现。随着CMOS工艺的进步,越来越多的音频ADC采用不含运算放大器的逐次逼近型结构实现。根据音频信号的特点、后续数字处理系统对信号精度的要求以及系统对功耗的要求,本文设计实现了一款适用于音频系统的高精度、低功耗SAR ADC。为了实现高精度的设计要求,本文提出了一种高分辨率SAR ADC多分段电容阵列的设计方法。根据电容阵列输出端电压的变化以及电容串并联的等效计算,提出了两种多分段电容阵列结构及结构参数的计算方法,并通过分析电容寄生和电容失配对多分段电容阵列线性度的影响,确定了两种结构各自的适用场合。采用提出的设计方法对16位SAR ADC的电容阵列进行设计,仿真结果表明设计的电容阵列无增益误差且非线性误差小于0.3LSB,采样电容占比高达92.42%。相比于电容阵列的传统设计方法及相关研究中的电容阵列设计方法,提出的多分段电容阵列设计方法有效地减少了SAR ADC的非线性误差,提高其信噪比并优化其面积。为了实现低功耗的设计要求,本文针对高精度SAR ADC特有的校正电路采用了近阈值技术。SAR ADC中校正电路的加入能提高ADC的精度,但却带了额外的功耗开销,低功耗校正电路的设计有助于ADC整体功耗的降低。在基于近阈值技术的低功耗SAR ADC校正电路设计时,首先阐述了近阈值数字电路的设计方法,并基于TSMC40工艺设计了校正电路所需的近阈值基本单元;其次以乘法器为例验证了设计方法的可行性,检验了近阈值基本单元性能,测试了近阈值技术对功耗的优化效果;最后根据近阈值数字电路的设计方法和设计的近阈值基本单元实现了工作在近阈值电源电压下的SAR ADC数字校正电路,仿真结果表明设计的近阈值SAR ADC数字校正电路在0.5V近阈值电源电压下能实现预期功能,与标准电压下采用标准单元组成的校正电路相比,功耗典型值减少了75.44%。为了设计完整的SAR ADC,本文进一步完成了SAR ADC主要模块设计、版图绘制及仿真测试等工作。采样开关采用栅压自举技术,减小了采样开关阻值受输入信号的影响;比较器采用动态锁存结构,并利用时钟延时提高了比较器的精度。仿真结果表明本文基于TSMC40工艺设计实现的SAR ADC,校正前有效位数为13.8bit,功耗为78.9u W,Fo M为115.2f J/c·s,版图面积为323.92μm*291.39μm。对于加入校正电路的完整ADC而言,校正电路若采用近阈值技术可以将ADC整体功耗降低为不采用近阈值技术ADC整体功耗的83.87%。因此,本文设计的SAR ADC符合音频系统对模数转换器精度和功耗的要求。