论文部分内容阅读
频率合成技术是近代电子系统和装备的非常重要的组成部分。锁相频率合成可以很好的选择所需频率的信号，抑制杂散分量，且不用大量使用滤波器滤除不需要的成分，对器件模块化、集成化、小型化十分有利，所以广泛应用于各种电子设备和系统中。本文简要介绍了锁相频率合成技术的工作原理、基本组成与数学模型，以及环路稳态跟踪性能，并简要介绍了减少锁相环路锁定时间的方法。在此基础上，采取一系列措施，包括：(1)采用小数分频，提高鉴相频率以增加环路带宽；(2)采用FPGA实现并行高速控制；(3)采用高速、高精度、并行接口数模转换器对VCO调谐电压预置，减小锁相环跳变时间；(4)采用模数转换器对VCO调谐电压进行校准，提高预置电压的精度。设计、制作和调试了一个C波段捷变频锁相频率源。该频率源基于HMC704鉴相芯片和HMC507压控振荡器芯片，采用无源三阶环路滤波器结构。电压预置部分采用电流输出型的高速数模转换器AD9752，并通过高速、低噪声运放THS4031把输出电流转换成高精度直流负电压，再通过THS4031构成的减法器，对VCO的调谐电压进行高精度预置。经过测试，该频率源在6.65GHz~7.65GHz频率输出范围，频率步进1MHz，杂散优于-65dBc,相位噪声优于-90dBC/Hz@1KHz、-95dBc/Hz@10KHz、-110dBc/Hz@1MHz。在跳变频差为1GHz时，变频时间小于20μs，相对于没采用预置电压变频时间262μs的情况，采用预置电压的方案跳频时间缩短了92%。本文对锁相频率合成器减小锁定时间的研究，有着非常重要的意义和应用前景。