扫频信号发生器是现代电子系统的重要组成部分,其可以作为信号源广泛应用于我们日常生活中的许多领域。扫频信号发生器的一个很关键技术就是频率合成技术。在频率合成技术领域,直接数字频率合成技术DDS是一种数字化的实现方式,这种技术的出现可以视为是该领域内的一次技术革命,它相比较于一些传统频率合成技术,有着许多无法比拟的优越性,具有频率分辨率高,相位可以连续变化,频率变换速度快等优点,这使得DDS在通信、雷达、导航、电子对抗等各个行业各个领域内都得到了许多的应用。本文在对DDS技术的原理进行了深入地分析和研究后,利用FPGA开发平台,基于VHDL语言产生正／余弦扫频信号发生器。本文所设计的信号发生器的频率是可设置的,大大提高其灵活性。基于FPGA开发平台产生的扫频信号发生器有很好的可重构性、携带方便、集成度以及可扩展性比较好。只要适当增加一些模块,可以产生方波、锯齿波等多种信号波形。所产生的信号频率段在1MHz∽20MHz内,这个频段在船用通信、AM广播、中距离导航等多个领域内被用到。这使得在该频段的信号有一定的实际用途。扫频信号发生器包括频率控制字、寄存器、相位累加器、正/余弦ROM表等部分,而外围电路主要是数模转换电路。同时,研究和讨论了DDS的一些缺陷,并针对这些缺陷提出了一些相应的改善措施。比如,针对DDS杂散的问题,提出了几种抑制方法。最后结合Nios Ⅱ处理器给出了系统集成的SOPC方案,完成扫频信号发生器的整体性能的测试。