静电放电(简写为ESD)是集成电路(简写为IC)在制造、运输、以及使用过程中经常发生并导致IC芯片损坏或失效的重要原因之一。工业调查表明大约有40％的IC失效与ESD/EOS(过强的电应力)有关。因此，为了获得性能更好更可靠的IC芯片，对ESD开展专门研究并找到控制方法是十分必要的。随着芯片尺寸的持续缩小，ESD问题表现得更加突出，已成为新一代集成电路芯片在制造和应用过程中需要重视并着力解决的一个重要问题。本论文以ESD保护器件作为研究对象，详细分析了接地栅NMOS作为保护器件在瞬态高强度ESD应力作用下的电学和热学行为，给出了这种保护器件对持续时间约100ns、强度约上千伏的ESD应力的瞬态响应过程；研究了触发后寄生横向NPN晶体管的导通过程、放电过程中的温度变化以及瞬态应力对电场分布、电流分布、温度分布造成的影响；分析讨论了二次击穿的发生条件；给出了器件制造参数如衬底掺杂浓度对放电行为的影响并做了相应讨论。论文所做的研究工作和取得的结果完全基于GGNMOS的器件物理分析，是在器件物理层次上研究ESD问题的有益尝试；相对于电路层次上的分析结果，这里的结果更加准确和可靠，可望为GGNMOS ESD保护器件的设计和制造提供重要参考。