随着IC工艺快速发展,高速板间的电压值不断减小但是板间电流值及功率却不断增加,就造成了电源完整性(PI)和信号完整性(SI)的问题。应用OptimizePI工具对电源分配系统中的去耦网络进行优化设计,通过研究去耦电容的频率特性,使用频率目标阻抗法使整个电源分配系统的阻抗值低于目标阻抗以达到降低电源噪声的目的。在满足电源完整性的条件下对高速板进行优化考虑,主要从去耦网络中去耦电容的数量及摆放位置上优化设计,合理的去耦电容数量既可以减小高速板的设计面积又可以降低制造成本。在优化结束后将优化数据与最初设计相对比,从而得到最优的方案。当去耦电容数量满足设计需求且制造成本也有所降低时,再考虑其摆放位置。合理的摆放位置同样可以降低阻抗,经过优化对比我们进一步得出去耦电容在高速板中的确切位置,这样有助于更完整的设计。在完成优化后进行整体板验证,观察优化后高速板的阻抗是否依然小于目标阻抗,验证优化结果。本论文研究了高速板的优化设计,主要从去耦电容的数量及位置上展开研究,制造成本上只考虑了电容的类型及数量,所以并不全面。