为了适应模数转换器高速、高精度、低功耗的发展需求，设计一款满足模数转换器应用需求的比较器成为了一个研究热点。基于预放大-锁存理论，本文设计了一款应用于高速流水线型折叠内插模数转换器的CMOS比较器。该比较器由具有分布式T/H电路的前置预放大器，以及以反相器首尾连接构成的双稳态结构作为核心的动态锁存器组成。前置预放大器采用正负电阻并联作为负载，使得运放在获得大的带宽的同时达到较高的增益，从而有效提高比较器的速度，并且降低比较器输入失调电压。为了指导实际电路设计，本文使用MATLAB/SIMULINK软件平台搭建了比较器系统级模型，对比较器的失调进行了定性和定量分析，并通过蒙特卡洛仿真分析进行了验证，实现了动态锁存器失调的优化设计。该比较器基于SMIC0.18μm1P6M1.8V混合信号CMOS设计实现，采用Cadence Spectre仿真软件进行了仿真验证。结果表明，该比较器满足高速流水线型折叠内插模数转换器的应用要求，它的最坏传输延时为610ps，输入失调电压为14.1848mV，整个比较器正常工作时的平均功耗为0.2829mW。