半导体制造是一个复杂的过程,尤其进入纳米技术节点后,工艺步骤越来越多,其中每一步工艺都有可能引入随机缺陷,造成电路故障,引起成品率问题。集成电路的成品率是决定半导体产业经济利润的重要因素。随着集成电路制造工艺进入到纳米时代,由随机缺陷引起的成品率问题越来越严重,即使在成熟的制造环境下,成品率也不可能达到100%。这就要求在设计阶段能够准确预测成品率,给成品率提升指明方向,缩短生产周期、降低生产成本,从而提升利润。本文首先介绍了影响芯片成品率的因素及其可能引起的故障类型,并概述了随机缺陷在芯片中的空间分布及粒径分布等特性；然后介绍目前广泛使用的成品率预测模型以及它们所采用的分布函数,分析它们的局限性和不足,同时结合随机缺陷的分布特征提出一个改进的模型。通过Matlab仿真,该模型相比于目前主流的模型确实具有更高的灵活性和准确度。同时,本文通过布图规划、时钟树综合以及布局布线等过程,得到一个版图数据。在此版图数据基础上,进行关键面积分析以及成品率的提升。我们改进了传统的优化流程,考虑芯片上不同区域缺陷密度的差异,在不同区域采用不同的提升方法,可以有效避免优化的重复迭代,大大缩短了芯片的生产周期。同时,针对不同的故障类型我们采用不同的成品率提升技术,如double via, wire spreading, wire widening等,减小设计对缺陷的敏感程度,提高成品率。研究结果表明,本文提出的模型预测成品率的误差相对稳定且与实际成品率相近；通过提升技术的实施,成品率获得了有效的增长。本文的研究成果对于成品率的预测和提升具有重要的意义,有利于集成电路业获得更高的利润。