目前,随着雷达、通信、图像处理等领域的迅速发展,对信号处理技术的实时性、高速性、准确性、大容量运算等特性提出了更高的要求。而快速傅里叶变换(FFT)作为数字信号处理中最基本的变换,是数字信号处理的核心,如何设计高速、高精度的FFT IP核成为国内外研究人员研究的重点。论文采用基22 SDF结构完成了1024点32位浮点数FFT IP核的设计。首先利用Matlab验证了其结构的可行性,接着采用Verilog HDL语言实现蝶形运算单元和浮点数运算单元的设计,在保证各子模块验证无误的基础上搭建顶层模块,实现流水线型FFT IP核的设计。Model Sim与Matlab联合仿真结果表明所设计的FFT IP核功能正确。采用SMIC 0.18μm工艺对本设计进行性能评估,时钟频率预测达到150MHz,完成1轮1024点32位浮点数FFT运算时间为7.167μs。为更进一步评估该IP核,采用Xilinx全可编程ZYNQ系列XC7Z020CLG484芯片搭建了基于千兆以太网的数据传输系统,实现了FPGA开发板与PC机的通信。上位机程序基于Socket网络编程函数,利用Visual Studio完成服务器端的设计,下位机程序基于Lw IP轻量级TCP/IP协议栈实现客户端程序设计。对接收到的数据进行处理,结果表明设计的FFT IP核功能正确。同时对所设计的FFT IP核处理结果进行误差分析,分析结果表明FFT IP核在设计精度方面满足设计要求。