在现代雷达系统的设计过程中,雷达接收机测试是各个阶段都要进行的工作。对于确保设计合理、提高雷达的自我保障能力,具有极为重要的作用。雷达接收机结构比较复杂,要充分掌握雷达的各项指标参数,需要在调试、使用过程中进行大量的测试工作。有些测试项目很繁琐,且有大量重复过程。如采用人工操作不但费时费力,而且容易出错。本设计研制开发的雷达接收机测试设备,将硬件数据采集控制设备和分析软件集成在一起,提高了雷达接收机测试的自动化水平。随着信号检测、图像处理和雷达等技术的发展,高速数据采集系统的应用越来越广泛。以上不同的应用要求使用不同的总线和设计,接口的设计是一个系统设计的重要组成部分。本课题根据雷达接收机的测试需要,研究高速、大容量、多通道数据采集系统的设计方案。该方案以DDR2SDRAM为存储介质,以USB2.0接口芯片为传输媒体,以FPGA为数字逻辑控制的核心,并通过硬件描述语言Verilog HDL编程实现了由FPGA控制RAM、USB2.0接口芯片外围电路。通过软、硬件技术的结合,该测试系统可以自动测试通道数、系统输出动态范围、系统输入动态范围、时间灵敏度控制等。