低密度奇偶校验码(Low-Density Parity-Check Codes，简称LDPC码)作为高效纠错码的一种优秀码型，因其良好的性能，现在已经成为编码领域内，继Turbo码后又一被重点研究的热点，成为未来无线移动通信系统信道编码中最具竞争力的候选码型之一。目前，LDPC码虽然已经广泛被用来作实际应用，但是其较高的编码复杂度和编码时延仍然是当前其面临的最主要的问题。而多边类型LDPC码集不仅从码型结构上包容以前多种类型的LDPC码，如RA码、IRA码、MN码等，且在各种传输帧长以及不同的码率下均有很好的纠错性能，很低的错误地板，还可以借助解析工具来分析其编码特性。该码集同时兼有编码实现复杂度低的特点。本文主要针对多边类型LDPC码的算法分析及其高吞吐量编码器的实现进行研究。　　 在前期工作的基础上，本文根据相关原理完成了对多边类型LDPC码的算法仿真。同时，从硬件实现角度出发，本文采用了一种新型的准循环交织器算法，以此来替代多边类型LDPC码中原本所采用的传统随机交织器算法。仿真结果表明，在加性高斯白噪声(AWGN)信道环境以及相同的码字参数条件下，采用准循环交织器相对于采用随机交织器的多边类型LDPC码来说，前者性能有明显提升。　　 基于对多边类型LDPC码因子图结构特点、构造方式以及编码实现方式的深刻理解，通过对现有编码器架构的优缺点进行分析，本文针对多边类型LDPC码，采用流水线和并行架构，从因子图角度入手设计了一种基于RAM的高吞吐量编码器实现架构，并以此架构为基础，通过编写RTL代码、仿真及综合，在Xilinx FPGA上，实现了帧长为640比特，对应码率为0.5的高吞吐量多边类型LDPC码编码器。此工作对推进多边类型LDPC码的实际应用具有一定的参考价值。