论文部分内容阅读
微电子和半导体技术的飞速发展，以及芯片晶圆颗粒的不断小型化，使得集成电路的规模越来越大且复杂，电路板的结构也显得日益繁复。行业间界限分别的模糊化，也使得电子设备向各个行业渗透。电子设备的可靠性成为人们越来越注重的地方，这对电子设备的可测试性提出了更高的要求。传统的对电子设备的测试方法已不能满足电路规模扩大的测试压力，迫切需求能够提高电路的可测试性并且方便快捷的测试方法和设计技巧。JTAG和IEEE组织共同提出的边界扫描技术，用“虚拟探针”代替传统的物理探针，只用4根测试线就能完成芯片的内核功能、元件与PCB板、芯片间的互联等方面的测试，大大提高了电路的可测试性。本文在进行过程中，主要做了以下工作：首先深入分析了模拟电路和数字电路故障诊断的理论，分析了他们各自在测试时所用方法的特点，并提出了相对快速方便的测试方法，为电路设计时考虑可测性而预留可测节点提供了理论依据；接着深入分析了边界扫描技术的两个标准——数字信号测试的IEEE1149.1标准和混合信号测试的IEEE1149.4标准，从而明确对包含支持边界扫描标准器件的电路进行测试的方案，在此基础上提出了支持IEEE1149.4标准的混合信号芯片STA400在提高电路可测性的三个应用方案；对含有支持边界扫描技术器件的电路进行测试的硬件电路的实现，本文以FPGA为硬件开发平台，设计了测试电路，其实就是设计JTAG时序控制器，这也是该设计的难点所在，采用了CycloneII系列的EP2C8Q208C8的支持NiosII嵌入式软核处理器的特性，在QuartusII和NiosII IDE环境下运用HDL语言和C语言进行整体的设计和实现；然后与虚拟仪器技术结合，在设计的硬件电路上用HDL语言例化出与LabVIEW通信的RS232接口，并在LabVIEW环境下编程实现测试结果的图形化显示；最后结合一个实例说明边界扫描技术在提高电路可测试性中的具体应用。通过实际的实验结果，充分显示在电路中采用支持边界扫描标准的器件，可以大大提高电路的可测性，并且可以避免传统测试时增加机械开关带来的不便，并且基于FPGA的设计具有可编程特点，因此具有一定的实际意义。