自从基于仙农信息论的现代通信方式问世以来,人们不断追求更高的传输速率、更大的信息容量和更高的通信质量。以光子作为信息载体的高速率、大带宽、低损耗的光通信技术应运而生并受到越来越高的重视。特别是近年来微电子技术领域摩尔定律几近失效,人们更是对基于光子学的通信方式及相关的集成技术寄予厚望。硅基光电子技术正是将光电子器件与硅基微电子器件制备在同一芯片上,以实现光电集成,适应上述发展需求的一类前沿技术。硅作为微电子器件的最佳材料,具备良好的电学特性,硅基无源器件、硅基探测器都有比较好的发展;但是由于硅不具备良好的发光特性,使得高效硅基光源成为硅基光电子集成所面临的最严峻的挑战。在此背景下,本论文工作围绕国家重点研发计划项目和北京市科技计划课题的任务要求,以实现硅基光电集成为愿景,开展了对半导体异质兼容外延生长的研究。主要的研究内容及成果如下:1.围绕晶体异质外延生长模式成立及转换的条件问题,与导师一起,在前期晶体异质外延生长模式理论定性修正的基础上,提出了异质外延模式弥散原理,进而完成了相应的定量修正,使得晶体异质外延生长模式理论进一步完备化。同时,提出了异质外延生长子模式的概念,并明确了各个子模式的特征,从而深化了有关模式演化规律的认识。此外,就沃尔默-韦伯（VW）模式区域中存在高质量岛状生长的可能性等作出了预言。2.以大失配InGaAs/GaAs外延生长作为切入点,采用单层量子点方案开展了“后S-K”异质兼容生长模式的可行性论证,并取得了阶段性进展。采用MBE技术进行了“In0.78Ga0.22As目标外延层/非弛豫GaAs覆盖层/InAs量子点/GaAs衬底”外延结构的生长,研究了沉积物质量、生长温度对InAs/GaAs量子点的尺寸、密度的影响,在480℃生长温度下得到了密度为1011/cm2量级的InAs量子点,并研究了沉积物质量的优化问题,在2.8ML的物质沉积量下,大尺寸量子点的直径和高度分别达到50nm和10nm左右;小尺寸量子点的直径和高度分别达到20nm和3nm左右。3.仍以大失配InGaAs/GaAs外延生长作为切入点,采用多层量子点方案开展了“后S-K”异质兼容生长模式的可行性论证,并取得了阶段性进展。采用MBE技术进行了“In0.78Ga0.22As目标外延层/（非弛豫GaAs覆盖层/In0.15Ga0.75As应变层/InAs量子点）×3/GaAs衬底”外延结构的生长,生长的量子点的密度达到1011/cm2量级。在生长多层量子点结构时,在InAs量子点和非弛豫GaAs覆盖层间插入In0.15Ga0.75As应变层,降低非弛豫GaAs覆盖层在InAs量子点区域所受局部应力的影响,从而降低量子点成列生长几率,实现多层量子点间错分布生长,提升量子点分布的整体均匀性,以适应“后S-K”异质兼容生长模式的需求。同时,提出了将该结构用作多层量子点位错阻挡层的方案,以更有效地降低异质外延生长时的穿透位错密度。4.在实验室前期基于台面线度和位错密度相关性的大失配异质兼容外延生长方法的研究基础上,进一步研究了台面线度与GaAs/Si外延层质量之间的关联性。实验结果表明,当Si衬底材料的台面线度大于50μm时,采用MOCVD设备和结合循环退火的三步法生长的GaAs外延层的位错密度不明显依赖于台面线度;当Si台面线度分别为50μm、10μm、8μm时,通过ECCI测得的外延层的位错密度分别为 8.1×107/cm2、6.7×107/cm2、3.0×106/cm2,即在 50μm～8μm的台面线度范围内,GaAs/Si外延层的位错密度随着台面线度的减小而减小。同时,当台面线度从50μm减小到8μm时,GaAs/Si外延层的PL峰值不断升高,线宽不断变窄,残余应力不断减小。这一研究工作为大失配异质兼容外延生长工艺的改进和优化提供了新的分析预判手段。