论文部分内容阅读
随着集成电路规模增大，互连线增长，导致互连线上的延迟增加，而影响电路性能和发展，减少集成电路互连线长度就成为了发展集成电路的关键。3D集成电路技术是多层芯片层叠的新兴技术，多层芯片之间通过关键的硅通孔----TSV互连，可有效缩短电路的互连线长度，提高电路性能，是现今集成电路发展的热点。为推进3D集成电路技术的发展，国内外开展了大量3D集成电路自动设计的相关研究。国内外3D集成电路自动布局的相关研究，多集中在TSV制造方法和TSV材料使用领域，而EDA领域关于TSV的研究较少。其中，明确通过TSV布局技术来减少互连线长度、提升3D芯片性能的研究是主流方向。因此，本课题针对该问题，开展研究。提出了TSV中点定位法、TSV区域定位法和TSV网格定位法，以减少3D集成电路互连线长度，提高自动布局效果，优化电路性能。提出了TSV间距调整方法、防串扰TSV调整方法和TSV热学调整方法，以解决TSV间距违反工艺约束、TSV高频工作下的串扰和3D集成电路散热的问题。基于本课题提出的TSV自动布局方法，形成3D集成电路自动布局软件。该软件基于Linux操作系统，通过脚本语言搭建。采用IBM公司的测试电路进行3D集成电路自动布局测试验证，其中包括TSV定位和TSV调整。最终得出布局结果和互连线长度统计等数据。3D集成电路TSV自动布局实验结果表明，TSV区域法定位结果比已报道的布局结果的互连线长度优化11.82%；TSV中点法定位结果比已报道的布局结果的互连线长度优化9.12%，但布局速度比已报道的方法提高了7.79倍；TSV防串扰调整以电路互连线长度增加2.81%为代价，消除了潜在串扰；TSV散热调整后电路互连线长度增加1.18%，TSV散热调整后电路峰值温度降低5.69K。