论文部分内容阅读
在超大规模集成电路设计水平飞速发展的今天,传统的ASIC设计方法已经难以满足越来越多的功能需求,在ASIC设计方法学上发展起来的系统级芯片(System on Chip, SoC)技术采用IP核复用技术将大量的功能IP核进行集成,形成一个功能完整的系统。片上总线技术在SoC芯片设计中为各功能IP核提供标准的总线接口和互联结构,使IP核的移植和重用更加便捷有效。 本文简要介绍了几种常用片上总线结构,重点对AMBA2.0版本总线协议中的AHB总线进行了研究。在分析AMBA2.0总线协议的基础上,运用Verilog硬件描述语言对 AMBA总线结构中AHB总线内部互联结构各关键模块及基于AMBA总线协议的存储器接口进行RTL级设计,并对各模块进行功能验证。主要研究内容如下: (1)研究分析AMBA2.0总线协议并对AHB高速总线部分进行重点研究,分析AHB总线技术特点,规划设计。本论文内容是基于AMBA2.0总线协议进行的,因此需要对该协议进行全面分析研究,通过分析对设计进行规划,确定设计目标与方向,编写设计规划书。 (2)制定了详细设计方案与验证方案。设计方案阐述了功能模块的划分,仲裁算法的选择等设计细节。验证方案阐述了验证各模块是否满足设计规划书要求的方案,验证环境、激励的产生和测试结果检查等步骤的实现方法。 (3)对AHB总线内部互联结构各关键模块及存储器接口模块进行RTL级设计。根据制定的设计方案,利用Verilog硬件描述语言对各模块进行RTL级设计。 (4)对各模块RTL级代码进行功能验证。通过搭建SystemVerilog自动对比平台,引用C语言对比模型,实现自动对比验证。