在线测试与容错结构在计算机可靠性工程领域有很广泛的应用,但各种结构的性能千差万别。 常见的结构有双模比较冗余(含互补逻辑)、三模冗余、重试、交替逻辑等,近年来提出了基于互补逻辑和交替逻辑的交替互补逻辑和互补逻辑—交替互补逻辑结构。 本文的工作是对上述在线测试与容错结构的硬件复杂度和故障响应率通过实验进行量化分析。首先概述了集成电路的测试方法。在传统自对偶电路实现方法的基础上,提出了一种从门级层次上构造交替逻辑结构中所必须使用的自对偶电路的新方法。与原有方法相比,它能大大减少构造自对偶电路所需的额外芯片面积。改进了互补逻辑—交替互补逻辑(CL-ACL)结构,并做了考虑门级延迟的模拟验证。以ISCAS85基准电路为被测电路,结合模块冗余和重试这两种不同的技术,用多种不同的候选方法重新设计了这些电路,并通过Xilinx器件综合分析与门级模拟故障注入的方式,研究了这些电路的硬件复杂度与故障响应率。结果表明,对于不同类型的电路,需要根据其特点,为其设计不同的在线测试与容错结构,才能最大程度地满足低成本和高可靠性的要求。最后介绍了IP核及其三种测试方法,并对自行开发的几个具有在线测试与容错能力的IP软核进行分析。 本文的结论将对研究和设计集成电路在线测试与容错结构提供重要依据,并有助于对在线测试与容错结构的选择提供参考。