随视频设备、个人电脑、宽带接入技术的迅速发展,进而在设备中进行3D处理、视频交换以及复杂的运算等功能导致数据的传输和处理量急剧增大。为了满足这些数据在处理器、存储和外围设备之间以及网络设备之间高速交换的需要,出现了多种高速接口,如USB、SATA、XAUI、DDR等。如今这些高速接口标准的传输速度已经达到Gbps量级,如DDR3接口速度达1.6Gbps、SATA2.0接口速度达到3Gbps, SATA3.0甚至将达到6Gbps。对于高速接口芯片,传统的测试方法是采用具有与被测芯片最高速率相同或更高速率的测试机,来实现对高速接口的功能和参数测试。对于含有Gbps量级高速接口的芯片,这将对测试机提出极高的要求；相应来说,测试成本也会相应大幅提高。目前市场上可以满足Gbps量级高速信号测试的自动测试机(ATE)如泰瑞达的Flex、UltraFlex、惠瑞杰的Pinscale93000RF等生产测试成本都很高,一般在150美元每小时以上。但对于一款复杂的SoC芯片,除了高速接口需要非常高的测试速率外,大部分测试项实际上并不需要特别高的测试速率；而且运行实现高速接口测试的复杂代码本生也会占用较多的测试时间,从而增加产品的测试成本,影响产品的竞争力。因此,如何在不使用昂贵的高速ATE条件下,低成本地实现含有高速电路接口的芯片量产测试,是一个值得研究的课题。本论文将一款含有传输速度可达3Gbps的XAUI接口芯片作为研究的对象,研究基于低成本(低速率)测试机平台和特定可测试性设计(DFT)电路,以环回方式实现了高速接口的功能测试及直流参数测试,从而达到大幅降低该集成芯片测试成本的目地。通过本课题的研究表明该测试方案是一种经济、有效的高速接口电路芯片测试方案,具有现实的参考价值。