集成电路设计已经进入到深亚微米，然而集成电路的设计离不开自动化，自动化能提高电路设计效率，缩短设计周期和降低设计成本，考虑到完全的手动既费时又浪费人力。目前，芯片都是用时序逻辑电路，其中最重要的单元就是寄存器，它占总规模的1/10,但每个寄存器都由时钟控制，因此，针对时钟来研究深亚微米集成电路自动化尤为重要。　　 本论文在深入分析集成电路自动化技术的基础上，主要针对时钟来研究设计深亚微米集成电路自动化。　　 首先，基于SMIC130nm工艺建立时钟电路的标准库单元，并且对时钟电路的标准库单元进行验证，完成各个标准库单元的版图设计。　　 其次，利用时钟电路的标准库单元研究深亚微米集成电路自动化的设计方法策略，基于时钟电路的标准库单元实现了自动检查设计规则和自动验证电路图与版图的一致性；提出了Hspice仿真的信号的自动化加入、电路的自动化仿真方法、仿真结果的自动化分析和仿真结果的自动化处理等等。通过用perl语言对深亚微米集成电路自动化的设计方法策略进行各个实现。　　 最后，建立联动软件。将各个深亚微米集成电路自动化的设计方法策略的软件进行联动，实现深亚微米集成电路的完全自动化。