视频编码在人们生活中变得越来越重要。为了便于传输和存储视频数据,需要对信源做高效压缩。高效视频编码HEVC（High Efficiency Video Coding）标准是由ITU-T视频编码专家组（VCEG）和ISO/IEC动态图像专家组（MPEG）制定的,采用了更先进的压缩机制,比如四叉树算法、多种尺寸的变换矩阵等方式来提升压缩性能,但是也增加了硬件设计的复杂度。在HEVC编码器中,对预测数据的重构是数据压缩的重要一环,它主要包括:离散余弦变换DCT（Discrete Cosine Transform）,离散余弦反变换IDCT（Inverse Discrete Cosine Transform）、量化、反量化、CU（Coding Unit）划分以及CBF（coded block flag）等部分,是硬件视频编码器设计的难点之一,本文的工作内容如下:（1）本文在传统蝶形算法的基础上设计了一款2D-DCT/IDCT变换电路,采用行处理的方式,支持不同大小的变换块,实现两维正反变换复用同一块电路。通过对不同尺寸变换块的数量进行统计,利用RAM存储残差的方式设计64点的变换电路,此电路具有硬件资源少的特点。（2）将量化和反量化模块结合起来进行硬件设计。把量化和反量化中相同的参数计算电路设计成独立的硬件模块,量化和反量化单元共用该参数计算模块,减少资源消耗。重构环路设计成流水线的方式,使电路具有较高的吞吐量,能够用一个时钟周期实现对量化值和重构值的存储。（3）本文设计3种不同的CBF计算方法。第一种方法按行扫描每个像素块,该方法具有较低的时间复杂度,用于测试版本的视频编码器中。第二种算法采用Z型方式扫描每个像素块,用于CBF硬件电路的设计。此电路和变换量化模块形成流水设计,用于CTU（Coding Tree Unit）尺寸为16的FPGA编码器中。第三种算法采用光栅扫描的方式,设计CTU尺寸为64的CBF电路,该电路具有较高的主频。（4）本文提出了一种同层架构的CU划分算法。和HM的CU划分方式相比,该算法避免了预测深度在不同层之间来回切换,有利于硬件电路设计,减少块划分过程的计算周期,便于预测深度的转换。本文所设计电路模块支持的CTU尺寸从16×16扩展到了64×64。所有硬件模块都在VCS平台上仿真验证,与HM代码的数据完全一致,证明模块功能的正确性。本模块已经可以在FPGA开发板上实现对1080p的视频实时编码。