论文部分内容阅读
过采样((ADC采用((调制技术来实现模数转换,非常适合用来实现数字通信系统和信号处理系统中的模拟接口部件。这类模数转换器可充分利用现代VLSI的高速、高集成度的优点,同时避免了元器件失配对A/D转换器精度的限制,已成为实现高精度模数转换的主要技术。本论文讨论了利用过采样技术来实现模数转换的原理和方法。论文对宽带((调制器的结构和设计技术进行了研究,并就如何优化电路结构、克服电路中存在的非理想特性、提高电路性能作了具体分析,提出了一种用于减小比较器的kickback noise 对并行ADC性能影响的方法。针对两种不同的工艺条件,设计了两种不同结构的700KHz带宽,14位分辨率的((调制器。一种((调制器采用的是2-1-1多位结构,由全差分开关电容电路实现;采样时钟为25MHz,过采样率为16;采用CSMC双层多晶,双层金属,N阱0.6(m CMOS工艺实现;电源电压3.3V,量化器输出范围为2V。仿真结果显示,在时钟频率为25MHz,输入信号频率为244.2KHz时,精度大于14位,功耗约为76 mW。另一种((调制器采用的是2-1-1一位结构,由全差分开关电容电路实现;采样时钟为50MHz,过采样率为32;采用UMC单层多晶,6层金属,N阱0.18(m CMOS工艺实现;电源电压3.3V,量化器输出范围为2V。仿真结果显示,在时钟频率为50MHz,输入信号频率为244.2KHz时,精度大于15位,功耗约为90mW。((模数转换器的精度和转换速度由调制器部分决定,而它的面积和功耗则主要由降采样低通滤波器部分决定。论文对降采样低通滤波器的原理和设计技术进行了研究,并就如何优化电路结构、提高电路性能作了具体分析,采用各种技术以节省硬件开销和降低功耗,如提出了一种用于确定各级滤波器的输入输出位数的方法;提出了一种当用CSD码表示量化后的系数,实现移位相加(或减)时,确定加法器位数的方法。最后设计了一个用于14bit 1.5625MHz Nyquist率过采样ADC中的FIR降采样滤波器。仿真结果显示,在考虑了输入信号、乘法系数和算术运算的有限字长效应后,降采样低通滤波器在输入采样频率为50MHz,输出采样频率为1.5625MHz时,它的通带边界频率Fp为700KHz,阻带边界频率Fs为862.5KHz,1KHz频率处的纹波系数为0.0005dB;700KHz频率处的纹波系数为0.013dB,862.5KHz处的衰减为86.1dB,满足了设计要求。