MIL-STD-1553B数据总线已经广泛应用于航空航天综合电子系统中,目前国产协议芯片重量体积较大、协议处理方式相对固定,仍需要CPU软件的紧耦合操作。随着航天技术的发展,航天任务对重量、体积和功耗均提出了较为苛刻的要求。因此设计一种具有自治能力、能够灵活调度总线消息且可自由安排消息帧的总线控制器IP核尤为重要。本文正是在深入研究1553B总线协议规范的基础上,围绕OPCODE控制逻辑对core1553BBC和SμMMIT芯片的总线控制器架构进行深入研究和分析。结合国内航天领域实际应用,针对目前国内1553B协议芯片均需要紧密依赖于CPU软件进行协议控制的弊端,架构灵活性较差的实际情况,设计实现了基于OPCODE控制逻辑的1553B总线控制器IP核,这种消息序列控制结构支持高度自治的BC操作,很大程度上减轻了CPU软件的操作负担。本文提出了一种消息序列控制结构,并设计了11种OPCODE指令码和与之匹配的15种条件码。OPCODE指令可以实现消息执行、暂停、跳转、调用、返回、启动帧计时、等待帧计时等功能,通过搭配条件码使用,BC可以实现插入消息、自动重试和切换总线、控制小帧和大帧时间等功能。本文采用自顶向下的设计方法,对总线控制器(Bus Controller)进行逻辑功能模块划分,仔细描述了各个模块的设计方法,详细介绍了OPCODE控制单元模块的设计思路,采用状态机完成流程设计,实现了消息序列控制结构中的11种OPCODE;并依据1553B协议规定的消息格式将BC协议分析模块分为RT接收、RT发送、RT-RT和广播四个子模块。CPU通过CPU接口/AXI接口实现对1553B总线控制器的读写RAM等操作。本文采用Verilog HDL硬件描述语言对1553B总线控制器进行RTL建模,并编写了组合OPCODE应用实例插入消息、自动重试和切换总线、控制小帧和大帧时间,采用Modelsim仿真工具对基于OPCODE控制逻辑的1553B BC整体模块进行仿真验证,结果证明设计合理可行,功能正确。