众所周知的摩尔定律在采用7nm制程技术的CMOS器件被广泛使用后即将终结,通过减小器件的特征尺寸来提高芯片的性能和降低芯片成本这一手段变得越来越困难。与此同时,随着人工智能、物联网、大数据等技术的发展和兴起,数据以近乎指数爆炸的形式快速增长。几十年来一直主导着计算领域的冯-诺依曼架构的计算机系统具有存储墙与功耗墙的问题,被称为冯-诺依曼瓶颈。所谓存储墙问题是指计算单元与存储单元速度的不匹配,前者的速度比后者快得多,存储单元的速度成了影响计算速度的瓶颈。功耗墙问题指数据在物理上分离的计算单元和存储单元之间频繁的传输需要消耗大量的功耗。为了解决冯-诺依曼瓶颈问题,存内计算电路,亦可称为存算一体电路,被人们提出来了。存内计算电路,顾名思义,是指通过把数据存储和计算融合在一起,直接利用存储器进行数据计算的电路,避免了因为计算单元与存储单元分离所引起的存储墙问题和功耗墙问题,巧妙的解决了冯-诺依曼架构的计算机的冯-诺依曼瓶颈。目前的存内计算电路主要是基于两类存储器——非易失性存储器和易失性存储器。本文所提出来的存内计算电路是基于一种非易失性存储器——闪存(Flash),并利用可变增益放大器作为计算结果模拟量信号处理电路的新型结构。非易失性的存储器可以提供固有的计算能力,可以在同一物理单元实现数据存储和计算。此外,由于非易失性的存储器可以实现断电后数据依然保存,所以可直接运用于片上系统中而不需要额外的片外存储器。在深度卷积神经网络(CNN)中,超过90%的计算都是卷积计算,运用存内计算电路可以实现快速且低功耗的卷积计算。本文的主要创新点是基于1024×512尺寸的FLASH阵列实现高度并发的4bit信号的乘加运算,并提出了新型的基于FLASH闪存的存内计算架构,该架构中包含FLASH阵列,以及跨阻放大器,可变增益放大器和SAR-ADC组成的数模混合读取电路,可将乘加运算的模拟量结果转化为数字信号输出。并且由于可变增益放大器的运用,可以使该存内计算电路满足不同乘加组合和卷积运算速度的需求。