论文部分内容阅读
信道编码技术是无线通信系统中保证信息可靠传输的关键技术之一。Turbo码因为具有逼近Shannon极限的纠错性能,所以自提出以来便得到了广泛的关注,现已经被多种通信标准确定为所支持的信道编码方案。目前,Turbo码已为LTE-Advanced标准所采用。在Turbo码译码器的工程实现研究中,为获得满意的误码率性能,译码算法需要经过多次迭代操作。由于译码算法自身的属性,译码器需要大容量的存储单元和频繁的内存访问操作,致使Turbo码译码器的功耗很高。因此,对于能源受限的无线通信应用,Turbo码译码器的功耗问题成为了重要的约束瓶颈之一。为了解决Turbo码译码器的这个不足,低存储容量的译码器结构设计成为了研究的热点内容。在Turbo码译码器中主要有三种存储单元:接收软比特存储器、外信息存储器和状态度量缓存(State Metric Cache,SMC)。其中,SMC容量最大,对其访问操作频繁,对译码器整体功耗的影响最大。因此,通过降低SMC容量来减小Turbo码译码器的整体功耗是一个有效的策略。本文针对LTE-Advanced标准下的Turbo码,首先介绍了编译码器的基本原理,并详细推导和分析了最大后验概率(Maximum A Posterior,MAP)译码算法及其改进算法。接着,提出了基于平滑压缩状态度量的Turbo码译码器结构设计方案。通过在传统的Turbo码译码器结构中插入一个压缩模块和一个解压缩模块,能以更小的量化方案实现压缩度量值的存储,并可以利用压缩计算带来的相关性,对压缩度量值做解压缩计算。结果表明,该方案将SMC容量降低了38.75%。受此设计思想的启发,为了进一步降低SMC容量,本文研究了一种基于循环压缩状态度量的方法。该方法在现有的平滑压缩方案的基础上,通过记录迭代压缩次数,使SMC容量降低了53.75%。虽然上述两种基于压缩计算的设计方法都能达到减小Turbo码译码器功耗的目的,但是其本质上都属于有损压缩,误码率(Bit Error Rate,BER)性能有一定的损失。为此,本文还研究了一种基于反向重算的译码器结构设计方案。该方案基于修正的雅可比对数式,通过在传统的Turbo码译码器结构中插入一个反向重算模块,在SMC中仅仅只需要存储一半的前向状态度量值。结果表明,该方案将SMC容量降低了50%,且BER性能非常接近对数域最大后验概率(Maximum A Posterior Probability Algorithm in Logarithmic Domain,Log-MAP)算法。论文最后在QuartusⅡ13.0软件环境下,采用Verilog硬件描述语言(Hardware Description Language,HDL),对基于反向重算的Turbo码译码器进行了编程实现。