论文部分内容阅读
JESD204B标准是JEDEC固态技术协会最新发布的可扩展高速串行接口标准,该标准的开发旨在解决最新的宽带数据转换器与其他系统IC设备（FPGA和SOC）的互连问题。JESD204B标准利用器件时钟并增加措施,以确保确定性延时;同时支持多个转换器的多重串行通道对准,数据传输速度最高可达12.5Gbps。本文利用Xilinx Kintex-7 FPGA的高速串行收发器GTH,实现了基于JESD204B标准的发送端和接收端数据接口,并给出了具体的电路实现方案。其行为设计通过verilog语言实现,所设计的发送端和接收端接口电路兼容三个设备子类,输入到输出的延迟确定。且具有引脚数少,封装尺寸小,效率高,成本低等优点。该JESD204B接口通过添加控制字符和尾字符执行样本转换和帧组装,具体的,将每个通道的数据样本打包为4个8位字节,实现转换器到通道链路的字节映射。之后,基于多项式1+X14+X15实现自同步的并行扰码,以降低频谱峰值引入的EMI效应以及数据误码。论文基于JESD204B标准建立特殊的数据链路层,使用初始化帧同步、初始化通道同步、确定性延迟、帧对齐等监测和校正方法,提高整个数据链路层的传输正确性。同时采用8B/10B编解码方式对数据进行编解码,生成特殊控制字符标记帧数据的起始和结束,帮助实现串行通道的对齐和维护。本文所设计的JESD204B高速串行数据传输接口包含4个通道,单通道数据位宽为32位,经8B/10B编码得到40位数据,单通道40位数据经高速串行收发器GTH转为2个差分电通道传输,经FMC接口与接收端链路连接,模拟JESD204B物理层通路,GTH的参考时钟配置为156.25MHz。仿真结果表明,所设计的接口电路满足JESD204B通信要求,且可实现稳定的单通道6.25Gbps数据传输速率。文中所用的验证平台为Xilinx Kintex UltraScale架构开发板KCU105,最高支持16Gbps数据传输速率,开发工具为Vivado 2015.1集成开发套件。