论文部分内容阅读
基于IHP 130 nm SiGe BiCMOS工艺,设计了一个由基于RC网络相移特性的polyphase移相器和差分时钟缓冲器组成的2 GHz四相时钟电路。因单阶polyphase带宽不足而设计了三阶polyphase级联提高带宽。采用HBT（heterojuntion bipolar transistor）差分时钟缓冲取代MOS（metal oxide semiconductor）单端时钟缓冲,实现更高时钟频率的同时,差分结构也能有效抑制流入采样电容的时钟信号馈通。各模块版图设计均采用高度对称结构来消