32位嵌入式CPU的微体系结构设计

来源 :华东计算技术研究所建所50周年庆学术交流会 | 被引量 : 0次 | 上传用户：jly1211

【摘要】

：

介绍一款自主设计的嵌入式CPU的微体系结构,给出流水线的设计、分支预测的策略、乱序执行指令的顺序提交、精确异常等议题.提出了CPU内5个执行单元的功能,以及CPU的存储子系

【作者】

：

【机构】

：

华东计算技术研究所,上海,200233

【出处】

：

华东计算技术研究所建所50周年庆学术交流会

【发表日期】

：

2008年9期

【关键词】

：

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

介绍一款自主设计的嵌入式CPU的微体系结构,给出流水线的设计、分支预测的策略、乱序执行指令的顺序提交、精确异常等议题.提出了CPU内5个执行单元的功能,以及CPU的存储子系统.目前该CPU的前端设计已经完成并通过了FPGA验证.

其他文献